This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(11) 2-103925 (A)

(43) 17.4.1990 (19) JP

(21) Appl. No. 63-257827 (22) 13.10.1988


(71) SEIKO EPSON CORP (72: HIDEAKI OKA

(51) Int. Cl. H01L21/20.H01L21/324.H01L21/336.H01L29 784

PURPOSE: To obtain a large-sized element having high resolution by laminating first and second amorphous silicon layers on amorphous material, and heattreating it so as to make the amorphous silicon into large grain diameter and

forming a semiconductor element here.

CONSTITUTION: The first amorphous Si layer 102 with a thickness of about $100-3000 \, \lambda$ is overlaid on insulating amorphous material 101 such as glass. quartz. SiO2, etc., by a vacuum deposition method, and thereon the second amorphous Si layer 103 with a thickness of about 50-1000 A is accumulated by the LPCVD method. Hereupon, it is important that the first Si layer 102 should be amorphous Si whose polycrystalline nucleus generation rate is lower than the second Si layer 103, so. Si which generates few nucleuses even in heat treatment of several tens hours, for example, at 550-650°C is used. Thereafter, heat treatment of 2-10 hours at 550-650°C is done, and the first and second layers 102 and 103 are united and are converted to a polycrystalline Si layer 104 with large grain diameters, and here source and drain regions 106, and a gate electrode 105 through a gate insulating film 107 are provided, thus a semiconductor element is formed.



101: insulating substrate, 102 first amorphous silicon layer, 103: second silicon layer, 104: polycrystalline silicon layer

€ 公開特許公報(A) 平2-128925

@Int. Cl. 3

說別記号

厅内签理番号

❷公開 平成2年(1990)4月17日

H 01 L 21/20 21/32 21/33 29/78

7739-5F 7738-5F

8624-5F H 01 L 29/78 3 1 1 Z 審査請求 未請求 請求項の数 6 (全7頁)

❷発明の名称 半導体装置の製造方法

②特 頭 昭昭-257827

❷出 顧 昭63(1988)10月13日

⑫発 明 者 岡

明 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

勿出 顕 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

②代理人 弁理士上柳 雅普 外1名

明细雪

1. 発明の名称

半導体装置の製造方法

- 2. 特許請求の範囲
- 1) (a) 絶縁性非晶質材料上に第1の非晶質シリコン層を形成する工程。
- (b) 数第1の非晶質シリコン層上に第2のシリコン層を形成する工程。
- (c) 該第1の非品質シリコン暦及び第2のシリコン暦を熱処理等により結晶成長させる工芸
- (d) 結晶成長させたシリコン層に半導体景子を 形成する工程を少なくとも有することを特定とす る半導体装置の製造方法。
- 2) 前記第2のシリコン層が非晶質シリコンであることを特徴とする請求項 1 記載の半導体登置の 型語方法
- 3) 前記第2のシリコン暦をCVD法で形成した ことを特徴とする観求項1及び請求項2記数の学 事体装置の製造方法。
- 4) 前記第2のシリコン層をCVD法で500で

~ 5 6 C でで形成したことを特徴とする請求項3 記数の半導体装置の製造方法。

- 5) 可記第2のシリコン層の収厚が50人か51 00人であることを特配とする請求項1~請求項 4記載の半事体装置の製造方法。
- 5)前記第2のシリコン層が競結品シリコンであることを特徴とする請求項1記載の半導体整型の製造方法。
- 3. 発明の詳細な説明

[産業上の利用分野]

本見明は、 半導体装置の製造方法に係わり、 特に、 絶縁性非晶質材料上に半導体需子を形成する 製造方法に関する。

【従来の技術】

ガラス、石英等の絶縁性非晶質基板や、SiO 2 等の絶縁性非晶質層上に、高性能な半導体素子 を形成する試みが成されている。

近年、 大型で高解像医の液晶表示パネルや、 高 速で高解像医の密着型イメージセンサや三次元 I C 等へのニーズが高まるにつれて、 上述のような

)

が投資されている。

地域性非異耳目科上に深度とテンジスタ て、を形成する場合を断にとると、 (1) プラス 一ついり法等により形成した非晶質シリコンを素 子目としたできて、 (ロ) ごいご法ので形成した の結晶シリコンを素子材としたできて、 (3) 定 証明結晶化法等により形成した単結晶シリコンを 要子目とした下下でが付割されている。

ところが、これらのTFTのうち非品質シリコンもしくは多括品シリコンを素子材とした耳FTは、単結晶シリコンを素子材とした場合に比べてTFTの電界効果移動度が大幅に低く(非品質シリコンTFT ~ 1 0 c m * / V · s e c)、素性能なTFTの実現は国数であった。

一方、シーザビーム等による溶離再結晶化法は、 まだに十分に完成した技術とは含えず、また、液 品表示パネルの様に、 大面標に無子を形成する必 まがある場合には技術的医数が特に大きい。

(b) 該第1の非品質シリコン層上に第2のシリコン層を形成する工程。

(c) 数第1の非晶質シリコン層及び第2のシリコン層を熱処理等により結晶成長させる工程。

(d) 結晶成長させたシリコン属に半等体景子を 形成する工程を少なくとも有することを特徴とする。

[実施的]

第1回は、本発明の実施的における半導体装配 程度で収厚50人~1000人程度の非品口シリの製造工程間の一例である。 尚、第1回では半導 コン反を形成する者の方法があるが、成反方法は体素子として減収トランジスタ(TFT)を形成 これに限定されるものではなく、550℃から6する場合を例としている。 50℃程度の熱処理による多結品核発生確率が発

第1回において、 (A)は、ガラス、石英等の 記録性非晶質基板、もしくはSiO。等の絶縁性非 晶質材料層等の絶縁性非晶質材料101上に第1の非 晶質シリコン層102を形成する工程である。第1の 非晶質シリコン層の形成方法としては、例えば、 真空蒸棄法で10つ2Pa程度以下の真空度で度厚 100人~3000人程度の非晶質シリコン度を 形成する等の方法がある。 尚、 成収方法はこれに

東子を形成する歴色かつ実用的な方法して、大 粒間の多結晶シリコンを開相成長させる方法が注 目され、研究が進められている。 (Thin Solid F lies 100 (1982) c.227 、JJAF Vol.25 No.2 (19 86) r.221)

Company of the second s

しかし、従来の抵抗では、多結晶シリコンをC V D 法で形成し、S 1 *をイエンインプラして数多 結晶シリコンを非品質化した後、600℃程度の 熱処理を100時間近く行っていた。そのため、 高色なイオン往入装置を必要としたほか、熱処理 時間も極めて長いという欠点があった。

そこで、本犯明はより関係かつ実用的な方法で、 大位性の多結晶シリコンを形成する製造方法を収 供するものである。

【課題を解決するための手段】

木丸明の半導体装置の製造方法は、

(a) 絶経性非品質材料上に第1の非品質シリコン思を形成する工程。

限定されるものではなく、 第2のシリコン既に比 べて多結晶拡発生確率の低い(望ましくは、 5.5 O でから 6 5 C で投皮の熱処理を数十時間行って も多結晶技が発生しない) 非品質シリコンである ことが重要である。 (B)は、武男1の非品質シー リコン暦 102上に第2 のシリコン暦 103を積度する 工程である。 第2のシリコン層の形成方法として は、例えば、LPCVD注で500℃~560℃ 程度で収厚50人~1000人程度の非品質シリ コン区を形成する等の方法があるが、成反方法は 50℃程度の熱処理による多結品核発生確率が第 1の非晶質シリコンに比べて高く、 多結晶放発生 密度が低い(望ましくは、 1μ四角に結晶板1個 未満程度)シリコン反であることが重要である。 (C)は、 第1及び第2のシリコン厄を熱処理に より結晶成長させる工程である。 熱処理温度は第 1 及び第2のシリコン層の 成以条件によりを選条 作が異なるが、 550℃~650℃程度で2~1 O 時間程度変素もしくは A 上寄の不活性ガス雰囲

こうよりまず男2のシリコンだで結晶ほが一生する。 続いて、その結晶柱をシードとして第1の非晶質 シリコン舞が結晶化され、 大粒径の多結晶シリコ ン暦104が形成される。(こ)は、多結晶化された シリコン原に半導体系子を形成する工程である。 尚、第1屆(D)では、半導体素子としてエデエ を形成する場合を所としている。 固において、10 5はゲート電低、106はソース・ドレイン規以、10 7はゲート絶縁点、108は層間絶縁度、109はコンタ クト穴、110は配収を示す。 TFT形成法の一例と しては、多結晶シリコン暦104をパターン形成し、 ゲート地級以を形成する。該ゲート地級以は熱致 化法で形成する方法(高温プロセス)とCVD法 もしくはプラズマCVD法等で600℃程度以下 の低温で形成する方法(低温プロセス)がある。 低温プロセスでは、 基板として安価なガラス差板 を使用できるため、 大型な液晶表示パネルや芒粒 型イメージセンサギの半導体装置を低コストで作

我会好好,我好人,一人上说,我也回到你处理他。

する欠陥密度が低減され、 前記電界効果移動度は さらに向上する。

また、本発明は、第1回の実施例に示したTF T以外にも、 地球ゲート型半導体素子全般に応用 できるほか、 バイポーラトランジスタ、 非電話等 壁トランジスタ、 太陽電池・光センサをはじめと する光電変換素子等の半導体素子を多結晶半導体 を禁子材として形成する場合にきわめて有効な製 通方法となる。

続いて、本発明に到った技術的背景を述べる。 、我々は、非晶質シリコンを大粒径の多結晶シリコ ンに固相成長させる為に、 非品質シリコンの瓜区 方法と多結晶化されたシリコンの農賃(結晶包含、 配向性、結晶化度等)との関係を調べた。 その結 果、 次のようなことが明かとなった。

- (1) 熱処理による多結晶核発生密度及び多結 品枝が生成するまでの時間は、 非品質シリコンの 成反方法によって異なる。
- (2)例えば、 LPCVD注 で形成したシリコ ℃では20時間以上必要であった。) ン既の場合は、 成原温度5.50で程度では非晶質

ì

の拡散等)を与えずに、上層[100] 単導体素子を形 成することが出来る。続いて、アート電伍を形成 私、リース・ドレイン領域をイオン注入法、然亡 献法、プラズマドーピング法等で形成し、層間後 縁双をCVD法、スパッタ法、プラズマCVD法 ずで形成する。 さらに、 装層間絶縁段にコンタク ト穴を聞け、配珠を形成することでTFTが形成 される。

The Control of the Co

本発明に基づく半導体装置の製造方法で作製し た低温プロセスTFT(Nチャンネル)の電界効 果移動長は、100~150cm²/V·secで あり、ガラス基板上に高性能なTFTを形成する ことが出来た。これは、本発明の製造方法により、 大粒径の多結晶シリコン度が再現性良く形成でき るようになった結果可能となった。 さらに、前記 TFT製造工程に水煮ガスもしくはアンモニアガ スを少なくとも含む気体のプラズマ雰囲気に半導 体景子をさらす工程を設けると、結晶粒界に存在

祖の中に粒径200~300人前後の結晶粒が存 在する多結晶もしくは双結晶シリコンになってい る。従って、前記以を600℃程度で熱処理して も結晶粒径の地大はほとんど見られない。 また、 成長温度500℃~560℃で形成した限は非品 質になっているが、 600℃程度の熱処理による 多結晶核発生密度及び多結晶核が生成するまでの 時間が成及温度によって異なっていた。 即ち、成 四温度5 6 0 での場合は多結晶核発生密度が高く、 結晶粒径がせいぜい1000人程度(但し、多結 最化に要する時間は1~2時間程度と短い。)で、 あっが、 成既温度を下げるにしたがって、 多結晶 核発生密度は下がり、 成度温度540℃では20 00~3000人程度の、また、成以温度500 ででは3000~5000人程度の結晶粒径を有 する多結晶シリコンが600℃程度の熱処理によ り形成された。 (但し、多結晶化に要する時間は、 成氏温度540℃では5時間程度、成氏温度50

(3)同一成双条件であっても双厚を薄くする

形成したシリコン国の場合は、CVD法で形式したシリコン国の場合は、CVD法で形式を取よりも更に多結晶核発生密度を下げることが出来る。其空蒸棄法の場合を例にとると、10つでの基準を表した非晶質シリコン及を、600での熱処理を50時間程度行うことで、結晶粒径5000元理を50時間程度行うことで、結晶粒径5000元理をある多結晶シリコンが形成された。熱処理に反を550で程度まで下げると、1μm以上の位置を有する多結晶シリコンも形成できるが、その場合、多結晶化に要する熱処理時間は100時間以上必要となる。

以上の結果をもとに、大校径の多結晶シリコン そ形成すべく検討した結果が、第1回に示した本 是明の製造工程である。その技術的ポイントは、 多結晶核発生罹率の低い非晶質シリコン 以と多結 最校発生確率の比較的高い非晶質シリコン 以を存 信して固相成長させることで、 短時間の 熱処理で 大粒径の多結晶シリコン 収を形成可能とする点に

に品核発生確率が比較的高い第2のシリコン原を 形成する工程である。 その成反方法としては、 舸 近の通り例えばLPCVD注で500℃~560 で程度で区厚50人から1000人程度の非品質 シリコン既を形成する方法がある。 LPCVD注 で 5 9 0 ℃以上で多結晶シリコン選を形成する方 注も考えられるが、 結晶粒径が200~300人 這度と小さく、 その上にほ歴した非晶質シリコン 長も下地を反映して同程度の粒径の多結晶シリコ ンに固相成長するため、大粒径化は困難である。 ス、 成長温度が5.90℃以上と高いため成蹊中に 第1の非異質シリコン層で多結晶核が発生し易く なるため好ましくない。 それに対して、 500℃ ~560℃で形成した非晶質シリコンは多結晶技 発生密度(600で程度の熱処理をした場合の技 発生密度)が低く、 原厚1000人の場合で10 COA~5000人角に1個程度の結晶技が存在 するだけであり、 頂厚をさらに移くすれば多結晶 匹発生密度がさらに低下することがわかった。 斑 えば、LPCVD法で500℃~560℃程度で

低い第1の非晶質シリコン膜を形成す る。その成果方法としては、 前述の通り例えば真 宝芸を注で10°Pa程度以下の真空度で原序1 0 C 人~3 0 0 0 人程度の非品質シリコン以を形 成する等の方法がある。 第2の非品質シリコン層 の口貫で重要な点は、550℃~550℃程度の 然処理では多結晶技が発生し難いもしくは発生す るまでの時間が十分に長いことが必要である。 そ の画には、より規則性の少ないランダムな非品質 シリコン度を形成する必要がある。具体的には、 EB蒸煮法等の其空蒸煮法の他に、MBE注、プ ラズマCVD注、スパッタ法、 芸板温度を500 で程度以下に治却したCVD法等で形成した非晶 買シリコン区が遊している。 特に、EB法、MB E 注で基板温度200℃程度よりも低い温度で形 成した非晶質シリコン版は、 多結晶核が発生し背 く送している。

大工艺术的人 人口人 计夕相如从不工作中的

(B)は第1の非晶質シリコン段に比べて、多

50人~100人程度の非品質シリコン度を形成 した場合は、1μ血角に1回以下の核発生密度に 元えることが出来た。 (多結晶技が発生するまで の時間は、成長温度が高いほど短くなる傾向があ った。また、坂原温度が低いほど異厚を厚くして「。 も点先生芒彦が低い傾向があった。従って、然処 理時間の逆絡と展際の制御性を考えると成蹊温度 は530℃~550℃程度が特に好ましい。)第 1の非品質シリコン良は第2の非品質シリコン以 で発生した結晶技をシードとして結晶成長する為、 上述のように改発生密度の低い非品質層を用いる と位配1月四以上の多結晶シリコンが得られ、第 2のシリコン層として特に速している。 又、 成以 温度が580℃以下と低いため、 成長中に第1の シリコン屋からは多結晶技が発生し難いというメ 、リットもある。

第2のシリコン層としては、非晶質以外に例えば非品質相の中に、 数少な結晶摂成が存在する数結晶シリコンであっても医序等を最近化して結晶核密度を低減すれば有効である。 尚、 数結晶シリ

3

これにはロシリコンとの区別は困難できた。 一世、第2のシリコン層の成成方法は、CVD法、 に歴史されるものではなく、プラズマCVD法、 光CVD法、MEE法等で形成することも可能である。例えば、プラズマCVD法では基据に反を 300で~500でと比較的高めに設定し形成した。第2のシリコン層は、第1の非晶質シリコン層と比べて多 結晶核発生確率が比較的高く、短時間の熱処理で 結晶核発生する似であることが重要である。

また、第1の非品質シリコン上に、第2のシリコン周を積度するときに第1の非品質シリコン周上に存在する自然酸化皮を除去した方が反質及び結晶性の向上に有効であることが明かとなった。第2のシリコン層を積度する前に水素ガス雰囲気もしくは水素ブラズマ雰囲気中等で熱処理すると、第1の非品質上の酸化限を除去することが出来る。他に、第1の非品質シリコン層と第2のシリコン

の製造工程図の一例である。 尚、 第2図では半導体元子として再取トランジスタ(TFT)を形成する場合を例としている。

第2囚において、(A)は、ガラス、石英寺の 近転性非晶質基核、もしくはSiOュ等の低低性非 、 品質材料医等の絶縁性非晶質材料201上に第1の非 品質シリコン暦202を形成する工程である。第1の 非晶質シリコン層の形成方法としては、 例えば、 其空蒸巻注で10°1Pa程度以下の真空度で反序 100人~3000人程度の非品質シリコン以を 形成する等の方法がある。尚、成長方法はこれに 限定されるものではなく、 第2のシリコン氏に比 べて多結晶核発生確率の低い(望ましくは、5.5 ○ てから650 で程度の熱処理を散十時間行って も多結晶技が発生しない)非品質シリコンである ことが重要である。 (B)は、 鉄第1の非品質シ リコン暦 201上に第2 のシリコン暦 203を収置する 工程である。 第2のシリコン層の形成方法として は、 例えば、 LPCVD法で500℃~5EC℃ 程度で原序50人~1000人程度の非品質シリ

歴と多結長技が発生し難い第1の非最質シリコン 層を積層しても50℃~650℃程度の熱処理を 行うと、まず、第2のシリコン屋で結晶技が発生 する。 (しかも、 接発生までに要する時間は散路 間程度と短い。)はいて、第2のシリコン層で発 生した結晶技をシードとして第1の非晶質シリコ ン屋が多結晶化される。 第1の非晶質シリコン層 は多結晶技が発生し難いため、第2のシリコン層 で発生した結晶板以外の場所からは結晶成長が起 こり立い。 その結果、 前記結晶技をシードとした 遺訳的な結晶成長がなされ、 大粒径の多結晶シリ コンが形成される。特に、本発明では結晶成長が 表面側の第2のシリコン層を起点として基板側に 向かって進行するため、基板近傍のシリコン屋の 結晶性が良好であるというメリットがある。 この 特徴を生かした実施例を第2回に示す。

第2回は、本発明の実施所における半導体装置。

コン以を形成する等の方法があるが、 成以方法は これに限定されるものではなく、 5 5 0 ℃から 6 50℃程度の熱処理による多結晶複発生確率が第 1 の非品質シリコンに比べて高く、 多結晶核発生 密度が低い(望ましくは、 1μm角に結晶核1個 非満程度)シリコン収であることが重要である. (C)は、 第1及び第2のシリコン層を熱処理に より結晶成長させる工程である。熱処理温度は茅 1 及び第2のシリコン層の成蹊条件により最適条 件が異なるが、 550℃~650℃程度で2~1 0 時間程度空景もしくはA.r. 等の不活性ガス雰囲 気中で熱処理することで多結晶シリコン層 204が形 成される。そのメカニズムは、短時間の熱処理に よりまず気2のシリコン層で結晶技が発生する。 続いて、その結晶技をシードとして第1の非晶質 シリコン屋が結晶化され、 大粒径の多結晶シリコ ン暦204が形成される。 本発明においては結晶成長 が表面倒から基氏側に向かって進むため、景子を 形成する基核近傍のシリコン層の結晶性が特にほ れているというメリットがある。

BITCHBULLY WILL COO. BILL BIFLY

(E)は、郊区化されたシリコン暦205に半球体条子を形成する工程である。 前述の通り基板近傍の結晶性の良好な領域に発子を形成することができる。 尚、第2図(E)では、半導体条子としてT

ト穴を関け、 配線を形成することでTFTか形成される。

扱いて、第1の非品質シリコンもしくは第2のシリコンの一方のみを固相成長させた場合と比較して本発明の特征を述べる。

本発明の目的は、大粒をの多結晶シリコンを短い間の熱処理でしかも間便な製造プロセスで形成する点にある。第1の非晶質シリコン層のみを固相成長させた場合は、長時間の熱処理を必要とする欠点がある。熱処理時間を短縮するために、熱処理温度を例えば800で以上に上げると、多結晶を発生密度が急激に高くなり、せいぜい200人~300人程度の粒径の多結晶シリコンしか得られなくなる。

また。第2のシリコン屋のみでは、結晶核発生
在度を低減させるために自由に誤摩を得くすることができないが、第1の非晶質シリコン層と第2のシリコン層を根層する構造を採用すると、結晶
ほを発生させる第2のシリコン層の誤摩を任意に
は定できる利点がある。即ち、前述の通り同一の


208はゲート地址区、209は層間地址区 タクト穴、211は記録を示す。 TFT形成法の一例 としては、 多結晶シリコン層 205をパクーン形成し、 ゲート絶縁以を形成する。 眩ゲート絶縁以は熱酸 化法で形成する方法(高温プロセス)とCVD法 もしくはプラズマCVD法等で60℃で程度以下 の低温で形成する方法(低温プロセス)がある。 低温プロセスでは、 差板として安価なガラス基板 を使用できるため、 大型な液晶表示パネルや密着 型イメージセンサ等の半導体装置を低コストで作 成できるほか、 三次元IC等を形成する場合にお いても、下層部の素子に悪影響(例えば、不純物 の拡散等)を与えずに、上層部に半導体景子を形 成することが出来る。 絞いて、 ゲート電気を形成 ほ、ソース・ドレイン領域をイオン注入法、 熱鉱 駄法、プラズマドーピング法等で形成し、 層間 絶 註及をCVD法、スパッタ法、プラズマCVD法 等で形成する。 さらに、 装層間絶縁以にコンタク

[発明の効果]

以上述べたように、本発明によればより高便な要素プロセスで大粒をの多結晶シリコン以を形成することが出来る。その結果、絶縁性非晶質材料上に言性能な半導体を形成することが可能となり、大型で資解体度の液晶表示パネルや高速で高解体度の能量型イメージセンサや三次元IC等を容易に形成できるようになった。

さらに、本兄明はせいぜい 6 5 0 ℃程度の低温の歴処理が加力るだけであるため、(1) 基板として安価なガラス基板を使用できる。(2) 三次元ICでは、下層圏の景子に基影響(例えば、不延初の拡散等)を与えずに上層部に半導体景子を形成することが出来る。 等のメリットもある。

また、本発明は、第1図の実施例に示したTF



第 2 図

(c)

204 多地温シリコン層

第 2 図

208

207

209

207